当前位置：首页 > 实用文档 > 其他范文> 基于TH71101的FSK/ASK数字接收电路设计

基于TH71101的FSK/ASK数字接收电路设计

时间：2022-11-06 07:50:06 其他范文收藏本文下载本文

基于TH71101的FSK/ASK数字接收电路设计（精选7篇）由网友“叽叽咕咕”投稿提供，下面就是小编给大家带来的基于TH71101的FSK/ASK数字接收电路设计，希望大家喜欢阅读!

篇1：基于TH71101的FSK/ASK数字接收电路设计

基于TH71101的FSK/ASK数字接收电路设计

摘要：TH71101是一个单片射频接收器芯片，工作在300～450MHz ISM频段；片内包含低噪声放大器、双混频器、压控振荡器、PLL合成器、晶体振荡器等电路，能接收模拟和数字FSK/FM/ASK信号。文中给出了TH71101的结构、原理、特性及应用电路。

关键词：无线接收 FSK ASK 频率合成器 TH71101

1 概述

TH71101是双超外差式结构的无线电接收芯片，工作在300～450MHz ISM频段，能与TH7107等芯片配套，实现ISM频段无线模拟和数字信号传输；内部包含一个低噪声放大器、双混频器、压控振荡器、PLL合成器、晶体振荡器等电路。能接收模拟和数字FSK/FM/ASK信号。FSK数据速率可达40kb/s，ASK数据速率达80kb/s，FM带宽15kHz；灵敏度111dBm。电源电压2.5～5.5V,工作电流8.2mA，待机电流<100nA。适用于ISM（工业、科学和医学）频率范围内的.各种应用，如数据通信系统、无钥匙进入系统、遥控遥测系统、安防系统等。

(本网网收集整理)

2 芯片封装与引脚功能

TH71101采用LQFP32封装，各引脚功能如表1所列。

表1 TH71101引脚功能

引脚号符号

功能

1VEE地2GAIN-LNA低噪声放大器（LNA）增益控制3OUT-LNALNA输出，连接到外接的LC调谐回路4IN-MIX1混频器1（MIX1）输入，单端阻抗约33Ω5VEE地6IF1P中频1（IF1）集电极开路输出7IF1N中频1（IF1）集电极开路输出8VCC电源输入9OUT-MIX2混频器2（MIX2）输出，输出阻抗约330Ω10VEE地11IFA中频放大器（IFA）输入，输入阻抗约2.2kΩ12FBC1连接外接的中频放大器反馈电容13FBC2连接外接的中频放大器反馈电容14VCC电源输入15OUT-IFA中频放大器输出16IN-DEM解调器（DEMOD）输入17VCC电源输入18OUT-OA运算放大器（OA）输出19OAN运算放大器（OA）负极输入20OAP运算放大器（OA）正极输入21RSSIRSSI输出，输出阻抗约36kΩ22VEE地23OUTPFSK/FM正输出，输出阻抗100300kΩ24OUTNFSK/FM负输出，输出阻抗100300kΩ25VEE地26RO基准振荡器输入，外接晶体振荡器和电容27VCC电源输入28ENRX模式控制输入29LF充电泵输出和压控振荡器1（VCO1）控制输入30VEE地31IN-LNALNA输入，单端阻抗约26Ω32VCC电源输入

3 芯片内部结构与工作原理

TH71101内部结构框图如图1所示。芯片内包含低噪声放大器（LNA）、两级混频器（MIX1、MIX2）、锁相环合成器（PLL Synthesizer）、基准晶体振荡器（RO）、充电泵（CP）、中频放大器（IFA）、相频检波器（PFD）等电路。

LNA是一个高灵敏度接收射频信号的共发、共基放大器。混频器1（MIX1）将射频信号下变频到中频1（IF1），混频器2（MIX2）将中频信号1下变频到中断信号2（IF2），中频放大器（IFA）放大中频信号2和限幅中频信号并产生RSSI信号。相位重合解调器和混频器3解调中频信号。运算放大器（OA）进行数据限幅、滤波和ASK检测。锁相环合成器由压控振荡器（VCO1）、反馈式分频器（DIV16和DIV2）、基准晶体振荡器（RO）、相频检波器（PFD）、充电泵（CP）等电路组成，产生第1级和第2级本振信号LO1和LO2。

图2 FSK接收电路图

使用TH71101接收器芯片可以组成不同的电路结构，以满足不同的需求。对于FSK/FM接收，在相位重合解调器中使用IF谐振回路。谐振回路可由陶瓷谐振器或者LC谐振回路组成。对于ASK结构，RSSI信号馈送到ASK检波器，ASK检波器由OA组成。

图3 ASK接收电路

TH71101采用两级下变频。MIX1和MIX2由芯片内部的本振信号LO1和LO2驱动，与射频前端滤波器共同实现一个高的镜像抑制，如表2和表3所列。有效的射频前端滤波是在LNA的前端使用SAW、陶瓷或者LC滤波器，在LNA的输出使用LC滤波器。

表2 基准频率fREF、本振频率fL0、中频fIF与FRF镜像抑制关系

注入类型低端高端fREF（fRF-fIF）/16fRF+fIF/16fLO16・fREF16・fREFfIFfRF-fLOfLO-fRFfRF imagefRF-2fIFfRF+2fIF

表3 在fIF=10.7MHz时，基准频率fREF、本振频率fL0与fRF镜像抑制的关系

参数fRF=315MHzfRF=315MHzfRF=433.6MHzfRF=433.6MHz低高低高fREF/MHz19.0187520.3562526.4312527.76875fLO/MHz304.3325.7422.9444.3fRF image/MHz293.6336.4412.2455.0

4 应用电路设计

基于TH71101的FSK和ASK应用电路如图2、3所示。TH71101与单片机的接口电路如图4所示。

ENRX=“0”时，接收模块进入待机状态，ENRX=“1”时，接收模块进入接收状态。TH71101解调输出数据经RXD进入单片机，数据格式和数据速率由用户根据需要确定。应注意的是：FSK数据速率不能超过40kb/s，ASK数据速率不能超过80kb/s。

篇2：基于TH71101的FSK/ASK数字接收电路设计

基于TH71101的FSK/ASK数字接收电路设计

关键词：无线接收 FSK ASK 频率合成器 TH71101

1 概述

TH71101是双超外差式结构的无线电接收芯片，工作在300～450MHz ISM频段，能与TH7107等芯片配套，实现ISM频段无线模拟和数字信号传输；内部包含一个低噪声放大器、双混频器、压控振荡器、PLL合成器、晶体振荡器等电路。能接收模拟和数字FSK/FM/ASK信号。FSK数据速率可达40kb/s，ASK数据速率达80kb/s，FM带宽15kHz；灵敏度111dBm。电源电压2.5～5.5V,工作电流8.2mA，待机电流<100nA。适用于ISM（工业、科学和医学）频率范围内的`各种应用，如数据通信系统、无钥匙进入系统、遥控遥测系统、安防系统等。

2 芯片封装与引脚功能

TH71101采用LQFP32封装，各引脚功能如表1所列。

表1 TH71101引脚功能

引脚号符号

功能

[1] [2] [3] [4]

篇3：基于RF2514的915MHz AM/ASK发射电路设计

基于RF2514的915MHz AM/ASK发射电路设计

1 RF2514的引脚功能

RF2514各引脚的排列如图1所示。各引脚的功能如下：

引脚1，9（GND1，3）：模拟地。为获得最佳的性能，应使用较短的印制板导线直接连接到接地板。

引脚2（PD）：低功耗模式控制端。当PD为低电平时，所有电路关断。当PD为高电平时，所有电路导通工作。

引脚3（TXOUT）：发射器输出端。输出为晶体管集电极开路（OC）方式，但需要一个提供偏压（或匹配）的上拉电感和一个匹配电容。

引脚4（VCC1）：TX缓冲放大器电源端口。

引脚5（MOD IN）：AM模拟或者数字调制输入。信号通过该脚输入可以把调幅信号或者数字调制信号加到载波上，而通过该脚外的一个电阻则可对输出放大器进行偏置。该脚的电压不能超过1．1V，过高的电压可能会烧坏芯片。

引脚6（VCC2）：压控振荡器、分频器、晶体振荡器、鉴相器和充电泵电源。该端与地间应连接一个中频旁路电容。

引脚7（GND2）：数字锁相环接地端。

引脚8（VREFP）：偏置电压基准端，用于为分频器和鉴相器提供旁路。

引脚10，11（ RESNTR－，RESNTR＋）：该脚可用来为压控振荡器（VCO）提供直流电压，同时也可以对压控振荡器的中心频率进行调节。10脚与11脚之间应连一电感。

引脚12（LOOP FLT）：充电泵的.输出端。该脚与地之间的RC回路可用来控制锁相环的带宽。

图2

引脚13（ LD FLT）：用来设定锁定检测电路的阈值。

引脚14（DIV CTRL）：分频控制端。该脚为高电平时，选中64分频器，反之，选中32分频器。

引脚15（OSCB）：设计时可将该脚直接连接到基准振荡器晶体管的基极，由于该基准振荡器的结构是Colpitts的改进型，因此应在15脚和16脚之间连接一个68pF的电容。

引脚16（OSCE）：设计时将该脚直接连接到基准振荡器晶体管的发射极，同时在该脚与地之间还应连接一个33pF的电容器。

图3

2 RF2514的内部结构

RF2514是一个具有锁相环的AM／ASK甚高频／超高频发射器。它由功率放大器、集成压控振荡器、鉴相器和充电泵（PhaseDetector ＆Charge Pump）、分频器（Prescaler 32／64）、锁存检测（Lock De-tect）和直流偏置（DC Bias）等电路组成，其原理框图如图2所示。

3 应用电路设计

RF2514的915MHz典型应用电路如图3所示。该电路通过微控制器对脚5（MOD IN），脚14（DIV CTRL）和脚2（PD）进行电平设置即可控制电路的工作状态。利用13脚（LD FLT）的锁定检测电路输出电压可以同时对微控制器进行监测。

篇4：基于RF2514的915MHz AM/ASK发射电路设计

基于RF2514的915MHz AM/ASK发射电路设计

RF2514是一个集成有锁相环的AM／ASK VHF／UHF发射器芯片，它可工作在100MHz～1000MHz频段，并采用AM／ASK 调制方式。芯片内含集成压控振荡器、鉴相器、分频器、基准晶体振荡器和锁相环回路，能够发射数字信号。除了标准的低功耗模式外，RF2514还有一个自动闭锁功能，当PLL失锁时，发射器的输出无效。 RF2514的电源电压为2． 5～3．6V，能够对50Ω的负载提供＋1dbm的输出功率。RF2514采用QSOP16封装，并具有体积小（4mm×4mm）、价格低、性能好等特点，适合美国和欧洲VHF／UHF ISM频段的应用。

1 RF2514的引脚功能

RF2514各引脚的排列如图1所示。各引脚的功能如下：

引脚1，9（GND1，3）：模拟地。为获得最佳的性能，应使用较短的印制板导线直接连接到接地板。

引脚2（PD）：低功耗模式控制端。当PD为低电平时，所有电路关断。当PD为高电平时，所有电路导通工作。

引脚3（TXOUT）：发射器输出端。输出为晶体管集电极开路（OC）方式，但需要一个提供偏压（或匹配）的上拉电感和一个匹配电容。

引脚4（VCC1）：TX缓冲放大器电源端口。

引脚6（VCC2）：压控振荡器、分频器、晶体振荡器、鉴相器和充电泵电源。该端与地间应连接一个中频旁路电容。

引脚7（GND2）：数字锁相环接地端。

引脚8（VREFP）：偏置电压基准端，用于为分频器和鉴相器提供旁路。

引脚12（LOOP FLT）：充电泵的'输出端。该脚与地之间的RC回路可用来控制锁相环的带宽。

图2

引脚13（ LD FLT）：用来设定锁定检测电路的阈值。

引脚14（DIV CTRL）：分频控制端。该脚为高电平时，选中64分频器，反之，选中32分频器。

[1] [2]

篇5：nRF902的868MHz无线数字发射电路设计

nRF902的868MHz无线数字发射电路设计

摘要：nRF902是一个单片射频发射芯片，它内含频率合成器、功率放大器、晶体振荡器和调制器等电路，能够发送数字信号。nRF902采用FSK调制，可工作在868MHz的ISM频段。文中给出了nRF902的结构、原理、特性及应用电路。

关键词：无线发射 FSK 射频发射器 nRF902

1 概述

nRF902是一个单片发射器芯片，工作频率范围为862～870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器，因此，频率漂移很低，完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4～3.6V，输出功率为10dBm，电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的数据速率为50kbits/s。因此，该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。

2 引脚功能和结构原理

nRF902采用SIOC-8封装，各引脚功能如表1所列。

表1 nRF902的引脚功能

引脚端符号

功能

1XTAL晶振连接端/PWR-UP控制2REXT功率调节/时钟模式/ASK调制器字输入3XO8基准时钟输出（时钟频率1/8）4VDD电源电压（+3V）5DIN数字数据输入6ANT2天线端7ANT1天线端8VSS接地端（0V）

图1所示是nRF902的内部结构，从图中可以看出：该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。

通过nRF902的天线输出端可将平衡的射频信号输出到天线，该引脚同时必须通过直流通道连接到电源VDD，电源VDD可通过射频扼流圈或者环路天线的中心接入。ANT1/ANT2输出端之间的负载阻抗为200～700Ω。如果需要10dBm的输出功率，则应使用400Ω的负载阻抗。

(本网网收集整理)

调制可以通过牵引晶振的电容来完成。要达到规定的频偏，晶振的特性应满足：并联谐振频率fp应等于发射中心频率除以64，并联等效电容Co应小于7pF，晶振等效串联电阻ESR应小于60Ω，全部负载电容，包括印制板电容CL均应小于10pF。由于频率调制是通过牵引晶振的负载（内部的变容二极管）完成的，而外接电阻R4将改变变容二极管的`电压，因此，改变R4的值可以改变频偏。

将偏置电阻R2从REXT端连接到电源端VDD对可输出功率进行调节。nRF902的工作模式可通过表2所列方法进行设置。

表2 nPF902的工作模式设置

引脚

工作模式XTALREXTXO8DIN低功耗模式（睡眠模式）GND---时钟模式VDDGNDVDD-ASK模式VDDASK数据VDD或者GNDVDDFSK模式VDDVDDVDD或者GNDFSK数据

在FSK模式时，调制数据将从DIN端输入，这是nRF902的标准工作模式。

ASK调制可通过控制REXT端来实现。当R2连接到VDD时，芯片发射载波。当R2连接到地时，芯片内部的功率放大器关断。这两个状态可用ASK系统中的逻辑“1”和逻辑“0”来表示。在ASK模式，DIN端必须连接到VDD。

时钟模式可应用于外接微控制器的情况，nRF902可以给微控制器提供时钟。它可在XO8端输出基准时钟，XO8端输出的时钟信号频率是晶振频率的1/8。如晶振频率为13.567MHz，则XO8输出的时钟信号频率为1.695MHz。

在低功耗模式（睡眠模式），芯片的电流消耗仅10nA。在没有数据发射时，芯片可工作在低功耗模式以延长电池的使用时间。电路从低功耗模式转换到发射模式需要5ms的时间，从时钟模式转换到发射模式需要50μs的时间。

图2 nRF902的应用电路

3 应用电路设计

nRF902的应用电路如图2所示。为了获得好的射频性能，印制板（PCB）的设计是非常重要的。推荐使用最少两层的PCB板，其中包括一个接地板。设计时应使用高性能的射频电容来紧密的靠近VDD端，以完成DC电源去耦。推荐采用大容量电容与一个小容量电容并联在VDD与地之间的方法。电源电压也应在滤波后，从电源分别发送到各数字电路。所有器件地、VDD连接、VDD旁路电容都必须尽可能的靠近nRF902芯片。PCB使用上层射频接地板时，VSS端应直接连接到接地板。PCB使用底层接地板时，最好的方法是通过个通孔连接到VSS。数字信号和控制信号通道不能靠近晶振和XTAL端。笔者设计时的印制板使用双面1.6mmFR-4板，底板层有连续的接地板，再加上元器件面的接地面积，因而确保了良好的接地。大量的通孔可以连接在元器件面的接地面到底板接地面上，而在天线底下不应有接地面。

篇6：nRF902的868MHz无线数字发射电路设计

nRF902的868MHz无线数字发射电路设计

关键词：无线发射 FSK 射频发射器 nRF902

1 概述

nRF902是一个单片发射器芯片，工作频率范围为862～870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器，因此，频率漂移很低，完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4～3.6V，输出功率为10dBm，电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的.数据速率为50kbits/s。因此，该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。

2 引脚功能和结构原理

nRF902采用SIOC-8封装，各引脚功能如表1所列。

表1 nRF902的引脚功能

引脚端符号

功能

图1所示是nRF902的内部结构，从图中可以看出：该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。

调制可以通过牵引晶振的电

[1] [2] [3]

篇7：全数字单相三电平整流器控制电路设计

全数字单相三电平整流器控制电路设计

摘要：三电平整流器由于其独特的优点，受到了越来越多的重视。介绍了三电平桥式整流器的工作原理，并用数字信号处理器对其控制系统进行了实现，说明了全数字控制系统的硬件设计和软件设计的方法。仿真和实验结果验证了理论研究的结果。

关键词：数字信号处理器；三电平；PWM整流器；功率因数校正

引言

三电平（ThreeLevel，TL）整流器是一种可用于高压大功率的PWM整流器，具有功率因数接近1，且开关电压应力比两电平减小一半的优点。文献[1]及[2]提到一种三电平Boost电路，用于对整流桥进行功率因数校正，但由于二极管整流电路的不可逆性，无法实现功率流的双向流动。文献[3]，[4]及[5]提到了几种三电平PWM整流器，尽管实现了三电平，但开关管上电压应力减少一半的优点没有实现。三电平整流器尽管比两电平整流器开关数量多，控制复杂，但?具有两电平整流器所不具备的特点：

1）电平数的增加使之具有更小的直流侧电压脉动和更佳的动态性能，在开关频率很低时，如300～500Hz就能满足对电流谐波的要求；

2）电平数的增加也使电源侧电流比两电平中的电流更接近正弦，且随着电平数的增加，正弦性越好，功率因数更高；

3）开关的增加也有利于降低开关管上的电压压应力，提高装置工作的稳定性，适用于对电压要求较高的场合。

(本网网收集整理)

1 TL整流器工作原理

TL整流器主电路如图1所示，由8个开关管V11～V42组成三电平桥式电路。假定u1=u2=ud/2，则每只开关管将承担直流侧电压的一半。

以左半桥臂为例，1态时，当电流is为正值时，电流从A点流经VD11及VD12到输出端；当is为负值时，电流从A点流经V11及V12到输出端，因此，无论is为何值，均有uAG=uCG=＋ud/2，D1防止了电容C1被V11(VD11)短接。同理，在0态时，有uAG=0；在－1态时，有uAG=uDG=－ud/2，D2防止了电容C2被V22(VD22)短接。

右半桥臂原理类似，因此A及B端电压波形如图2所示，从而在交流侧电压uAB上产生五个电平：＋ud，＋ud/2，0，－ud/2，－ud。

每个半桥均有三种工作状态，整个TL桥共有32=9个状态。分别如下：

状态0(1,1)开关管V11，V12，V31，V32开通，变换器交流侧电压uAB等于0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。

状态1(1,0)开关管V11，V12，V32，V41开通，交流侧输入电压uAB等于ud/2，输入端电感电压等于us－u1。电容C1电压被正向(或反向)电流充电(u1

状态2(1,－1)开关管V11，V12，V41，V42开通，输入电压uAB=ud，正向(或反向)电流对电容C1及C2充电(或放电)，由于输入电感电压反向，电流is逐渐减小。

状态3(0,1)开关管V12，V21，V31，V32开通，交流侧输入电压uAB等于－ud/2，输入电感上电压等于us＋u1。电容电压被正向(或反向)电流充电(或放电)。

状态4(0,0)开关管V12，V21，V32，V41开通，输入端电压为0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。

状态5(0,－1)开关管V12，V21，V41，V42开通，交流侧电压为ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。

状态6(－1,1)开关管V21，V22，V31，V32开通，uAB=－ud，正向(或反向)线电流对两个电容C1及C2充电(或放电)，由于升压电感电压正向，线电流将逐渐增加。

状态7(－1,0)开关管V21，V22，V32，V41开通，交流侧电压电平为－ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。

状态8(－1,－1)开关管V21，V22，V41，V42开通，输入端电压为0，升压电感电压等于us，两个电容C1及C2均通过负载电流放电。电流is根据电压us的变化而增加(或减小)。

2 硬件电路设计

从图2可以看出，在输入电压频率恒定的情况下，要在变换器交流侧产生一个三电平电压波形，输入电压一个周期内应定义两个操作范围：区域1和区域2，如图3所示。

在区域1，电压大于－ud/2，并且小于ud/2，在电压uAB上产生三个电平：－ud/2，0，ud/2。同理，在区域2，电压绝对值大于ud/2，并小于直流侧电压ud，在电压正半周期(或负半周期)上产生两个电平：ud/2和ud(或－ud/2和－ud)。相应电平的工作区域如表1所列。

表1 相应电平的工作区域

工作区域

us>0

us<0

us>0

us<0

高电平

ud/2

－ud/2

低电平

－ud/2

ud/2

－ud

为方便控制，这里定义两个控制变量SA及SB，其中

根据表1可以设计一个开关查询表，如表2所列，将其存储在DSP中，当进行实时控制时，便可根据输入电压、电流信号，从表中查询所需采取的开关策略。

表2 查询表

V11

V12

V21

V22

V31

V32

V41

V42

uAB

ud/2

－1

－ud/2

－1

ud/2

－1

－ud

－1

－ud/2

－1

整个控制系统以一片DSP为核心，控制框图如图4所示。

锁相环电路产生一个与电源电压同相位的单位正弦波形，ud的采样信号通过低速电压外环调节器进行调节，电流is的采样信号通过高速电流内环G1进行调节，电容C1端直流电压u1与电容C2端直流电压u2分别通过两个PI调节器进行调节，补偿环G2用于补偿两只电容电压的不平衡。

检测的.线电流命令is与参考电流is＊比较，产生的电流误差信号送至电流内环G1，以跟踪电源电流变化，产生的线电流波形将与主电压同相位。

3 软件设计

系统采用两个通用定时器GPT1及GPT2来产生周期性的CPU中断，其中GPT1用于PWM信号产生、ADC采样和高频电流环控制(20kHz)，GPT2用于低频电压环的控制(10kHz)，两者均采用连续升/降计数模式。低速电压环的采样时间为100μs，高速电流环采样时间为50μs。中断屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期产生中断，GPT2则仅在下降沿产生中断。

整个程序分为主程序模块、初始化模块、电流控制环计算模块、电压控制环计算模块、PWM信号产生模块等五大部份。程序流程如图5所示。

4 仿真结果及实验

仿真参数如下：输入电压us交流220V，50Hz，输出功率1kW，开关管GTO，开关频率500Hz。整流状态和逆变状态下电源电压us、电源电流is、交流侧电压uAB波形分别如图6及图7所示。实验结果也证实了设计的正确性，在采用GTO管、开关频率较低（500Hz）时，输入侧电流波形仍然非常接近正弦，装置得到了接近1的功率因数，同时开关上的电压应力减少了一半。

5 结语

采用全数字控制的三电平PWM整流器将控制系统外围电路减至最少，在较低成本下可以获得很高的性能。基于DSP的三电平整流器比传统功率因数校正电路动态性能更好，在较低的开关频率下就可以获得比较好的正弦化电流波形，并可用于GTO等开关器件。如用于高压、大功率三相电路、VVVF电源、电机控制等领域，该方案优越性更明显。